200 câu hỏi trắc nghiệm kiến trúc máy tính – Phần 2

Thông tin
Làm trắc nghiệm
Đáp án
Số câu: 50 câu
Thời gian: 70 phút
Độ khó: Trung bình
Năm thi: 2023
Môn học: Kiến trúc máy tính
Trường: Tổng hợp
Người ra đề: PGS.TS Nguyễn Văn Bảy
Hình thức: Trắc nghiệm
Loại đề: Thi qua môn
Đối tượng: Sinh viên ngành kiến trúc máy tính

200 câu hỏi trắc nghiệm kiến trúc máy tính phần 2 là một trong những đề thi thuộc môn kiến trúc máy tính được biên soạn bởi giảng viên có chuyên môn cao trong lĩnh vực kiến trúc máy tính tại trường. Phần 2 của đề thi tập trung vào các kiến thức chuyên sâu về thiết kế hệ thống máy tính, mạch logic, và hiệu suất vi xử lý. Đề thi này đòi, hỏi sinh viên phải nắm vững các khái niệm cơ bản và có khả năng áp dụng vào các tình huống thực tế. Hãy cùng tìm hiểu về đề thi này và tham gia làm kiểm tra ngay bây giờ nhé!

Nội dung bài trắc nghiệm

1

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

  • Mức thanh ghi là mức trao đổi nhanh nhất

  • Mức thanh ghi là mức trao đổi chậm nhất

  • Mức cache được chia thành hai mức

  • Mức cache là mức gần thanh ghi nhất
2

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:

  • Từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ nhanh dần

  • Từ thanh ghi đến bộ xử lý, tốc độ tăng dần

  • Từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần

  • Từ bộ nhớ trong đến bộ nhớ cache, tần suất truy nhập giảm dần
3

Cho chip nhớ như hình vẽ, đây là ký hiệu của:

  • SRAM 4K x 8 bit B. DRAM 4 K x 8 bit C. SRAM 2K x 8 bit D. DRAM 2 K x 8 bit
4

Cho chip nhớ như hình vẽ, đây là ký hiệu của:

  • SRAM 8K x 16 bit

  • DRAM 8K x 16 bit

  • SRAM 64M x 16 bit

  • DRAM 64M x 16 bit
5

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai:

  • Chứa các chương trình và dữ liệu dưới dạng thư viện

  • Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC

  • Việc quản lý logic BNC tuỳ thuộc vào từng hệ điều hành

  • Được đánh địa chỉ trực tiếp bởi bộ xử lý
6

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là đúng:

  • Việc đánh địa chỉ cho BNC tuỳ thuộc vào từng hệ điều hành

  • BNC do bộ xử lý đánh địa chỉ trực tiếp

  • Có những loại máy tính không có BNC

  • Các ngăn nhớ không tổ chức theo byte
7

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

  • Cache có thể được đặt trên cùng chip với CPU

  • Bộ nhớ chính có tốc độ nhanh hơn cache

  • Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài

  • Cache không được đặt trên cùng chip với CPU
8

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

  • Bộ nhớ ngoài nhận cả khối dữ liệu từ cache

  • Truyền dữ liệu giữa CPU và cache theo đơn vị khối nhớ

  • Truyền dữ liệu giữa CPU và cache theo đơn vị từ nhớ

  • Khi cần, CPU nhận dữ liệu trực tiếp từ bộ nhớ chính
9

Khi CPU truy nhập cache, có hai khả năng sau:

  • Trượt cache, trúng cache

  • Sai cache, đúng cache

  • Trên cache, dưới cache

  • Trong cache, ngoài cache
10

Cache hoạt động nhờ vào nguyên lý:

  • Nguyên lý hoạt động của máy tính

  • Nguyên lý điều khiển ghi dữ liệu

  • Nguyên lý điều khiển đọc dữ liệu

  • Nguyên lý định vị tham số bộ nhớ
11

Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:

  • Bộ nhớ chính chia thành các block nhớ

  • Cache chia thành các line nhớ

  • Bộ nhớ chính chia thành các line nhớ

  • Kích thước line bằng kích thước block
12

Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:

  • Xác định block nào của bộ nhớ chính đang ở trong line

  • Xác định cache có dung lượng bao nhiêu

  • Xác định line có dung lượng bao nhiêu

  • Xác định cache có bao nhiêu line
13

Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:

  • Tag + Word + Line

  • Tag + Word

  • Tag + Line + Word

  • Tag + Line
14

Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:

  • Tag + Word + Line

  • Tag + Word

  • Tag + Line + Word

  • Tag + Line
15

Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:

  • Tag + Word + Set

  • Tag + Word

  • Tag + Set + Word

  • Tag + Set
16

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

  • 12 + 10 + 5

  • 13 + 10 + 4

  • 14 + 11 + 2

  • 14 + 10 + 3
17

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

  • 11 + 13 + 3

  • 11 + 14 + 2

  • 12 + 13 + 4

  • 12 + 12 + 3
18

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

  • 11 + 11 + 5

  • 12 + 11 + 4

  • 12 + 12 + 3

  • 11 + 12 + 4
19

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

  • 13 + 11 + 2

  • 12 + 12 + 2

  • 24 + 4

  • 24 + 2
20

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

  • 13 + 11 + 2

  • 14 + 10 + 2

  • 23 + 3

  • 24 + 2
21

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

  • 13 + 10 + 4

  • 13 + 9 + 5

  • 14 + 9 + 4

  • 14 + 10 + 4
22

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

  • 12 + 12 + 4

  • 13 + 11 + 4

  • 14 + 10 + 4

  • 13 + 9 + 6
23

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

  • 13 + 8 + 5

  • 13 + 7 + 6

  • 14 + 7 + 5

  • 14 + 8 + 6
24

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

  • 13 + 8 + 5

  • 13 + 7 + 6

  • 14 + 7 + 5

  • 14 + 8 + 6
25

Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:

  • Line -> Tag -> Word

  • Line -> Word -> Tag

  • Tag -> Line -> Word

  • Tag -> Word -> Line
26

Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

  • Word -> Set -> Tag

  • Set -> Word -> Tag

  • Set -> Tag -> Word

  • Word -> Tag -> Set
27

Xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

  • Không có thuật toán

  • Ánh xạ trực tiếp không có thuật toán thay thế

  • Hai ánh xạ liên kết (hoàn toàn và tập hợp) có 4 thuật toán

  • Cả b và c đều đúng
28

Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:

  • Ngẫu nhiên, FIFO, LRU, LFU

  • Ngẫu nhiên, LIFO, LRU, LFU

  • Ngẫu nhiên, FIFO, LFU, LTU

  • Ngẫu nhiên, LIFO, LTU, LVU
29

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai:

  • Write through: ghi đồng thời vào cả cache và bộ nhớ chính

  • Write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

  • Cả a và b đều đúng

  • Cả a và b đều sai
30

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:

  • Write back: ghi đồng thời vào cả cache và bộ nhớ chính

  • Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

  • Cả a và b đều không đúng

  • Cả a và b đều đúng
31

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

  • FIFO là TT thay đi block mới nhất trong các block hiện nay

  • LRU là TT thay đi block có tần suất truy nhập ít nhất

  • LFU là TT thay đi block truy nhập gần đây ít nhất

  • Tất cả đều sai
32

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

  • FIFO là TT thay đi block cũ nhất trong các block hiện nay

  • FIFO là TT thay đi block có tần suất truy nhập ít nhất

  • LRU là TT thay đi block truy nhập gần đây ít nhất

  • Random là TT thay đi block ngẫu nhiên
33

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

  • LIFO là TT thay đi block cũ nhất trong các block hiện nay

  • LTU là TT thay đi block có tần suất truy nhập ít nhất

  • LVU là TT thay đi block truy nhập gần đây ít nhất

  • Tất cả đều sai
34

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

  • TT Random cho tỉ lệ cache hit thấp nhất

  • TT LRU cho tỉ lệ cache hit cao nhất

  • TT FIFO cho tỉ lệ cache hit cao nhất

  • TT LFU cho tỉ lệ cache hit tương đối cao
35

Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

  • 4K x 4 bit để có modul nhớ 8K x 4 bit

  • 8K x 4 bit để có modul nhớ 16K x 4 bit

  • 8K x 4 bit để có modul nhớ 8K x 8 bit

  • 4K x 4 bit để có modul nhớ 4K x 8 bit
36

Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

  • 32K x 8 bit để có modul nhớ 32K x 16 bit

  • 16K x 8 bit để có modul nhớ 32K x 8 bit

  • 32K x 4 bit để có modul nhớ 32K x 8 bit

  • 16K x 16 bit để có modul nhớ 32K x 16 bit
37

Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

  • 32K x 8 bit để có modul nhớ 32K x 16 bit

  • 16K x 4 bit để có modul nhớ 32K x 8 bit

  • 16K x 4 bit để có modul nhớ 16K x 16 bit

  • 32K x 4 bit để có modul nhớ 32K x 16 bit
38

Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

  • 4K x 4 bit để có modul nhớ 4K x 8 bit

  • 4K x 2 bit để có modul nhớ 4K x 8 bit

  • 8K x 4 bit để có modul nhớ 8K x 8 bit

  • 8K x 2 bit để có modul nhớ 16K x 2 bit
39

Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

  • 2K x 4 bit để có modul nhớ 4K x 4 bit

  • 2K x 4 bit để có modul nhớ 4K x 8 bit

  • 2K x 4 bit để có modul nhớ 2K x 8 bit

  • 4K x 4 bit để có modul nhớ 8K x 4 bit
40

Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

  • 32K x 8 bit để có modul nhớ 32K x 16 bit

  • 16K x 8 bit để có modul nhớ 32K x 8 bit

  • 32K x 8 bit để có modul nhớ 64K x 16 bit

  • 32K x 8 bit để có modul nhớ 64K x 8 bit
41

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

  • 2K x 8 bit để có modul nhớ 8K x 8 bit

  • 2K x 4 bit để có modul nhớ 8K x 8 bit

  • 1K x 4 bit để có modul nhớ 4K x 4 bit

  • 1K x 4 bit để có modul nhớ 4K x 8 bit
42

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

  • 4K x 8 bit để có modul nhớ 16K x 8 bit

  • 8K x 8 bit để có modul nhớ 32K x 8 bit

  • 8K x 8 bit để có modul nhớ 16K x 8 bit

  • 8K x 16 bit để có modul nhớ 16K x 16 bit
43

Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

  • 8K x 4 bit để có modul nhớ 16K x 8 bit

  • 8K x 4 bit để có modul nhớ 16K x 4 bit

  • 8K x 8 bit để có modul nhớ 16K x 8 bit

  • 8K x 8 bit để có modul nhớ 16K x 16 bit
44

Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

  • 4K x 4 bit để có modul nhớ 16K x 8 bit

  • 8K x 8 bit để có modul nhớ 8K x 16 bit

  • 8K x 8 bit để có modul nhớ 16K x 8 bit

  • 4K x 4 bit để có modul nhớ 8K x 8 bit
45

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

  • 2m x n bit

  • 2n x m bit

  • 2m x n byte

  • 2n x m byte
46

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

  • 2m x n bit

  • 22n x m bit

  • 22m x n bit

  • 2n x m bit
47

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

  • 22m x n bit

  • 22n x m bit

  • 22m x n byte

  • 22n x m byte
48

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

  • 2m x n bit

  • 22n x m bit

  • 22m x n bit

  • 2n x m bit
49

Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng:

  • Thông tin vừa truy nhập thì xác suất bé là sau đó nó sẽ được truy nhập lại

  • Thông tin vừa truy nhập thì xác suất lớn là sau đó nó sẽ được truy nhập lại

  • Thông tin vừa truy nhập thì sau đó chắc chắn nó sẽ không được truy nhập lại

  • Thông tin vừa truy nhập thì chắc chắn là sau đó nó được truy nhập lại
50

Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng:

  • Mục thông tin vừa truy nhập thì xác suất lớn là sau đó các mục lân cận được truy nhập

  • Mục thông tin vừa truy nhập thì xác suất bé là sau đó các mục lân cận được truy nhập

  • Mục thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận được truy nhập

  • Thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận không được truy nhập

200 câu hỏi trắc nghiệm kiến trúc máy tính – Phần 2

Thông tin
Làm trắc nghiệm
Đáp án
Số câu đã làm 0/50
Thời gian còn lại
70:00
Đã làm
Chưa làm
Kiểm tra lại
1

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

2

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:

3

Cho chip nhớ như hình vẽ, đây là ký hiệu của:

4

Cho chip nhớ như hình vẽ, đây là ký hiệu của:

5

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai:

6

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là đúng:

7

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

8

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

9

Khi CPU truy nhập cache, có hai khả năng sau:

10

Cache hoạt động nhờ vào nguyên lý:

11

Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:

12

Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:

13

Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:

14

Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:

15

Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:

16

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

17

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

18

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

19

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

20

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

21

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

22

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

23

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

24

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

25

Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:

26

Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

27

Xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

28

Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:

29

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai:

30

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:

31

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

32

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

33

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

34

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

35

Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

36

Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

37

Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

38

Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

39

Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

40

Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

41

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

42

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

43

Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

44

Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

45

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

46

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

47

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

48

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

49

Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng:

50

Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng:

200 câu hỏi trắc nghiệm kiến trúc máy tính – Phần 2

Thông tin
Làm trắc nghiệm
Đáp án

Hoàn thành

Bạn muốn xem đáp án? Bấm vào đây nhé!

Làm lại bài thi

200 câu hỏi trắc nghiệm kiến trúc máy tính – Phần 2

Thông tin
Làm trắc nghiệm
Đáp án

Điểm số của bạn là

0/0

Hoàn thành!

0
Câu đúng
0
Câu sai
0
Câu phân vân
Xem giải thích chi tiết

200 câu hỏi trắc nghiệm kiến trúc máy tính – Phần 2

Thông tin
Làm trắc nghiệm
Đáp án

Đáp án chi tiết

Câu 1:

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

Mức thanh ghi là mức trao đổi nhanh nhất

Mức thanh ghi là mức trao đổi chậm nhất

Mức cache được chia thành hai mức

Mức cache là mức gần thanh ghi nhất

Câu 2:

Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:

Từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ nhanh dần

Từ thanh ghi đến bộ xử lý, tốc độ tăng dần

Từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần

Từ bộ nhớ trong đến bộ nhớ cache, tần suất truy nhập giảm dần

Câu 3:

Cho chip nhớ như hình vẽ, đây là ký hiệu của:

SRAM 4K x 8 bit B. DRAM 4 K x 8 bit C. SRAM 2K x 8 bit D. DRAM 2 K x 8 bit

Câu 4:

Cho chip nhớ như hình vẽ, đây là ký hiệu của:

SRAM 8K x 16 bit

DRAM 8K x 16 bit

SRAM 64M x 16 bit

DRAM 64M x 16 bit

Câu 5:

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai:

Chứa các chương trình và dữ liệu dưới dạng thư viện

Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC

Việc quản lý logic BNC tuỳ thuộc vào từng hệ điều hành

Được đánh địa chỉ trực tiếp bởi bộ xử lý

Câu 6:

Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là đúng:

Việc đánh địa chỉ cho BNC tuỳ thuộc vào từng hệ điều hành

BNC do bộ xử lý đánh địa chỉ trực tiếp

Có những loại máy tính không có BNC

Các ngăn nhớ không tổ chức theo byte

Câu 7:

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

Cache có thể được đặt trên cùng chip với CPU

Bộ nhớ chính có tốc độ nhanh hơn cache

Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài

Cache không được đặt trên cùng chip với CPU

Câu 8:

Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

Bộ nhớ ngoài nhận cả khối dữ liệu từ cache

Truyền dữ liệu giữa CPU và cache theo đơn vị khối nhớ

Truyền dữ liệu giữa CPU và cache theo đơn vị từ nhớ

Khi cần, CPU nhận dữ liệu trực tiếp từ bộ nhớ chính

Câu 9:

Khi CPU truy nhập cache, có hai khả năng sau:

Trượt cache, trúng cache

Sai cache, đúng cache

Trên cache, dưới cache

Trong cache, ngoài cache

Câu 10:

Cache hoạt động nhờ vào nguyên lý:

Nguyên lý hoạt động của máy tính

Nguyên lý điều khiển ghi dữ liệu

Nguyên lý điều khiển đọc dữ liệu

Nguyên lý định vị tham số bộ nhớ

Câu 11:

Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:

Bộ nhớ chính chia thành các block nhớ

Cache chia thành các line nhớ

Bộ nhớ chính chia thành các line nhớ

Kích thước line bằng kích thước block

Câu 12:

Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:

Xác định block nào của bộ nhớ chính đang ở trong line

Xác định cache có dung lượng bao nhiêu

Xác định line có dung lượng bao nhiêu

Xác định cache có bao nhiêu line

Câu 13:

Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:

Tag + Word + Line

Tag + Word

Tag + Line + Word

Tag + Line

Câu 14:

Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:

Tag + Word + Line

Tag + Word

Tag + Line + Word

Tag + Line

Câu 15:

Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:

Tag + Word + Set

Tag + Word

Tag + Set + Word

Tag + Set

Câu 16:

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

12 + 10 + 5

13 + 10 + 4

14 + 11 + 2

14 + 10 + 3

Câu 17:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

11 + 13 + 3

11 + 14 + 2

12 + 13 + 4

12 + 12 + 3

Câu 18:

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

11 + 11 + 5

12 + 11 + 4

12 + 12 + 3

11 + 12 + 4

Câu 19:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

13 + 11 + 2

12 + 12 + 2

24 + 4

24 + 2

Câu 20:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

13 + 11 + 2

14 + 10 + 2

23 + 3

24 + 2

Câu 21:

Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

13 + 10 + 4

13 + 9 + 5

14 + 9 + 4

14 + 10 + 4

Câu 22:

Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

12 + 12 + 4

13 + 11 + 4

14 + 10 + 4

13 + 9 + 6

Câu 23:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

13 + 8 + 5

13 + 7 + 6

14 + 7 + 5

14 + 8 + 6

Câu 24:

Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

13 + 8 + 5

13 + 7 + 6

14 + 7 + 5

14 + 8 + 6

Câu 25:

Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:

Line -> Tag -> Word

Line -> Word -> Tag

Tag -> Line -> Word

Tag -> Word -> Line

Câu 26:

Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

Word -> Set -> Tag

Set -> Word -> Tag

Set -> Tag -> Word

Word -> Tag -> Set

Câu 27:

Xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

Không có thuật toán

Ánh xạ trực tiếp không có thuật toán thay thế

Hai ánh xạ liên kết (hoàn toàn và tập hợp) có 4 thuật toán

Cả b và c đều đúng

Câu 28:

Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:

Ngẫu nhiên, FIFO, LRU, LFU

Ngẫu nhiên, LIFO, LRU, LFU

Ngẫu nhiên, FIFO, LFU, LTU

Ngẫu nhiên, LIFO, LTU, LVU

Câu 29:

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai:

Write through: ghi đồng thời vào cả cache và bộ nhớ chính

Write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

Cả a và b đều đúng

Cả a và b đều sai

Câu 30:

Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:

Write back: ghi đồng thời vào cả cache và bộ nhớ chính

Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

Cả a và b đều không đúng

Cả a và b đều đúng

Câu 31:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

FIFO là TT thay đi block mới nhất trong các block hiện nay

LRU là TT thay đi block có tần suất truy nhập ít nhất

LFU là TT thay đi block truy nhập gần đây ít nhất

Tất cả đều sai

Câu 32:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

FIFO là TT thay đi block cũ nhất trong các block hiện nay

FIFO là TT thay đi block có tần suất truy nhập ít nhất

LRU là TT thay đi block truy nhập gần đây ít nhất

Random là TT thay đi block ngẫu nhiên

Câu 33:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

LIFO là TT thay đi block cũ nhất trong các block hiện nay

LTU là TT thay đi block có tần suất truy nhập ít nhất

LVU là TT thay đi block truy nhập gần đây ít nhất

Tất cả đều sai

Câu 34:

Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

TT Random cho tỉ lệ cache hit thấp nhất

TT LRU cho tỉ lệ cache hit cao nhất

TT FIFO cho tỉ lệ cache hit cao nhất

TT LFU cho tỉ lệ cache hit tương đối cao

Câu 35:

Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

4K x 4 bit để có modul nhớ 8K x 4 bit

8K x 4 bit để có modul nhớ 16K x 4 bit

8K x 4 bit để có modul nhớ 8K x 8 bit

4K x 4 bit để có modul nhớ 4K x 8 bit

Câu 36:

Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

32K x 8 bit để có modul nhớ 32K x 16 bit

16K x 8 bit để có modul nhớ 32K x 8 bit

32K x 4 bit để có modul nhớ 32K x 8 bit

16K x 16 bit để có modul nhớ 32K x 16 bit

Câu 37:

Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

32K x 8 bit để có modul nhớ 32K x 16 bit

16K x 4 bit để có modul nhớ 32K x 8 bit

16K x 4 bit để có modul nhớ 16K x 16 bit

32K x 4 bit để có modul nhớ 32K x 16 bit

Câu 38:

Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

4K x 4 bit để có modul nhớ 4K x 8 bit

4K x 2 bit để có modul nhớ 4K x 8 bit

8K x 4 bit để có modul nhớ 8K x 8 bit

8K x 2 bit để có modul nhớ 16K x 2 bit

Câu 39:

Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

2K x 4 bit để có modul nhớ 4K x 4 bit

2K x 4 bit để có modul nhớ 4K x 8 bit

2K x 4 bit để có modul nhớ 2K x 8 bit

4K x 4 bit để có modul nhớ 8K x 4 bit

Câu 40:

Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

32K x 8 bit để có modul nhớ 32K x 16 bit

16K x 8 bit để có modul nhớ 32K x 8 bit

32K x 8 bit để có modul nhớ 64K x 16 bit

32K x 8 bit để có modul nhớ 64K x 8 bit

Câu 41:

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

2K x 8 bit để có modul nhớ 8K x 8 bit

2K x 4 bit để có modul nhớ 8K x 8 bit

1K x 4 bit để có modul nhớ 4K x 4 bit

1K x 4 bit để có modul nhớ 4K x 8 bit

Câu 42:

Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

4K x 8 bit để có modul nhớ 16K x 8 bit

8K x 8 bit để có modul nhớ 32K x 8 bit

8K x 8 bit để có modul nhớ 16K x 8 bit

8K x 16 bit để có modul nhớ 16K x 16 bit

Câu 43:

Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

8K x 4 bit để có modul nhớ 16K x 8 bit

8K x 4 bit để có modul nhớ 16K x 4 bit

8K x 8 bit để có modul nhớ 16K x 8 bit

8K x 8 bit để có modul nhớ 16K x 16 bit

Câu 44:

Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

4K x 4 bit để có modul nhớ 16K x 8 bit

8K x 8 bit để có modul nhớ 8K x 16 bit

8K x 8 bit để có modul nhớ 16K x 8 bit

4K x 4 bit để có modul nhớ 8K x 8 bit

Câu 45:

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

2m x n bit

2n x m bit

2m x n byte

2n x m byte

Câu 46:

Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

2m x n bit

22n x m bit

22m x n bit

2n x m bit

Câu 47:

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

22m x n bit

22n x m bit

22m x n byte

22n x m byte

Câu 48:

Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

2m x n bit

22n x m bit

22m x n bit

2n x m bit

Câu 49:

Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng:

Thông tin vừa truy nhập thì xác suất bé là sau đó nó sẽ được truy nhập lại

Thông tin vừa truy nhập thì xác suất lớn là sau đó nó sẽ được truy nhập lại

Thông tin vừa truy nhập thì sau đó chắc chắn nó sẽ không được truy nhập lại

Thông tin vừa truy nhập thì chắc chắn là sau đó nó được truy nhập lại

Câu 50:

Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng:

Mục thông tin vừa truy nhập thì xác suất lớn là sau đó các mục lân cận được truy nhập

Mục thông tin vừa truy nhập thì xác suất bé là sau đó các mục lân cận được truy nhập

Mục thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận được truy nhập

Thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận không được truy nhập

Scroll to top